Simulador para la enseñanza de la planificación dinámica de instrucciones

Abstract

El presente trabajo ilustra el desarrollo y utilización de un simulador para la enseñanza de la gestión dinámica de instrucciones en un procesador segmentado a alumnos de cuarto curso de Ingeniería Informática. El objetivo de dicho simulador es facilitar la comprensión del algoritmo de Tomasulo y del hardware necesario para su implementación y funcionamiento, así como proporcionar la posibilidad de visualizar el estado del procesador (instrucción en cada etapa, bancos de registros de enteros y de coma flotante, estaciones de reserva, memoria, etc.) al final de cada uno de los ciclos de reloj necesarios para la ejecución de un determinado conjunto de instrucciones. Este simulador se utiliza en las prácticas de la asignatura de Arquitectura de Computadores II de la titulación de Ingeniero de Informática de la UPV.