Diseño de sistemas electrónicos digitales avanzados. Práctica 3: Secuenciales en VHDL
Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/10045/83047
Registro completo de metadatos
| Campo DC | Valor | Idioma |
|---|---|---|
| dc.contributor.author | Grediaga, Angel | - |
| dc.contributor.other | Universidad de Alicante. Departamento de Tecnología Informática y Computación | es_ES |
| dc.date.accessioned | 2018-11-05T12:41:36Z | - |
| dc.date.available | 2018-11-05T12:41:36Z | - |
| dc.date.issued | 2018-11-05 | - |
| dc.identifier.uri | http://hdl.handle.net/10045/83047 | - |
| dc.description.abstract | Aprender a describir en VHDL sistemas secuenciales. | es_ES |
| dc.language | spa | es_ES |
| dc.rights | Licencia Creative Commons Reconocimiento-NoComercial-SinObraDerivada 4.0 | es_ES |
| dc.subject | VHDL | es_ES |
| dc.subject | Tipos | es_ES |
| dc.subject | Datos | es_ES |
| dc.subject.other | Arquitectura y Tecnología de Computadores | es_ES |
| dc.title | Diseño de sistemas electrónicos digitales avanzados. Práctica 3: Secuenciales en VHDL | es_ES |
| dc.type | learningObject | es_ES |
| dc.identifier.cvID | 248 | - |
| dc.rights.accessRights | info:eu-repo/semantics/openAccess | - |
| dc.identifier.uadriveID | 248 | - |
| Aparece en las colecciones: | Docencia - Ingeniería y Arquitectura - Otros | |
Archivos en este ítem:
| Archivo | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
 128755870.pdf | 694,72 kB | Adobe PDF | Abrir Vista previa | |
Ver citas en Google Académico
Todos los documentos en RUA están protegidos por derechos de autor. Algunos derechos reservados.